Gtools TCP/COF V5.x 軟體設計功能 :
1.自動產生die/die bump/bump number/bump name/inner lead/device hole等圖形。
2.產生的Bump 可為X,Y不等之矩形體 且 Bump-lead 自動化生成。
3.完整的Trace Layout繪圖設計功能與TestPad產生器,提昇線路繪圖速度70%以上。
4.快速編號功能,可標示Pin or Bump No.。
5.依CTE (膨脹係數) 值對innerlead or Bump or OutPin 等 作參數位移。
6.一次調整 COF 的 CHIP Inner-lead 的位移 (依據 CTE )。
7.細部放大與顯示最大範圍Bump壓合框。
8.Trace品質檢驗與修正功能,將沒有接合好之Trace予以修整與接合並轉換為Pline物件(並簡化同向量的節點)。
9.可將Bump的大小尺寸與其Bump編號及Bump的座標等關係輸出為文字檔且可查詢/顯示最短的Bump Pitch位置。
10.可以框選局部區域偵對該區域內部作導圓角(for Polyine Fillet Radius) 。
11. 參數式的 TestPad 產生器。
12.可將Outlead Pin 與 Inlead Pin 之Lead Name與Pin的中心座標資訊輸出以供檢測。
13.可將整張圖面之Netlist 輸出為Netlist Report,以供設計驗證檢核並可檢核兩個 Netlist 檔案差異處。
14.實心填滿的電路,轉換邊界線 (Polyline)作業。
15.可檢測Trace Space與Width最短距離與位置並繪製參考線以供檢核 。
16.空白區鋪銅作業(環繞式,矩形條狀)
17.Trace 局部封閉截斷功能。
18. 斜 PIN 圖形設計產生器。
19.Inner_lead 與 Bump 的設計條件檢查(Design Rules Check)。
20.重新調整 Trace (電路) 的 寬度width / 間隙(space) 功能 (可包含: Output side lead 的調整)。
21. Pin assignment drawing 的連線示意圖可 輸出 Netlist Report (Pin assignment Netlist) 。
22. Chip 內部的 Inner-Bump 接線設計 作業。
23.一次性建立 TestPad center Point / TestPad No. / TestPad Name。
24.支援 COF MAP 的自動化標註作業 。
25.支援英文/繁體/簡體 三語版本,簡單易上線。
CAD Platform : AutoCAD or ZWCAD
============= COF 雙層電路 Netlist 分析與輸出 (選購模組) ================
Gtools COF dual-layer Netlist export module
1. 可以辨識雙層(or 單層)的電路設計結構。
2. 可以包含有 SMT Component 的物件與串接布局。
3. 上下層電路透過 VIA 物件串接。
4. 當有簍空電路型態 (內外電路),其電路物件(Polyline)可以不用區分圖層。
5. 可輸出雙層(or 單層)的 Netlist report 。
6. 完整分析所有串接狀況,包含 dummy & Not Used 的物件 (bump / out-lead / in-lead )。
7. 本模組需架構在 Gtools TCP/COF 設計軟體上,方可執行。
On_line DEMO:
China link :
============= COF 電路 電阻計算與輸出 (選購模組) ================
Gtools COF trace resistor analysis module
電阻(resistor)計算法則是依據電路構圖的 L 與 A 的關係,如下圖...
本電路電阻計算方式,電路(Copper trace)的導體圖形須為細長型的電路樣態,且因為不考慮電流與電壓在電路內的流向與關聯性而只依據細長型的電路構圖來做電阻計算:
故可將相同類型的電路圖形做一次性的電阻計算與輸出報表,如下...
1). 整根電路為串聯計算的電路樣態,如下
2). Y 分支線採用並聯計算的電路樣態,如下
3). 亦可針對複雜型的電路定義串並聯的位置,如下
PS. 相關材料的電阻係數可參數設定
========================================================
|
.jpg)
.jpg)
